

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59023971 A

(43) Date of publication of application: 07.02.84

(51) Int. CI

H04N 5/06 H04N 5/48

(21) Application number: 57132274

(22) Date of filing: 30.07.82

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KUDO YUKINORI SUZUKI SUSUMU

(54) DIGITAL TELEVISION RECEIVER


(57) Abstract:

PURPOSE: To improve the time accuracy of a horizontal synchronizing reproduction signal and to realize a stable horizontal reproduction, by finding an average horizontal period value and corrective value of horizontal synchronizing signals detected from digital video signals and obtaining the horizontal synchronizing reproduction signal.

CONSTITUTION: A digital video signal 11 becomes a composite synchronizing signal after a synchronizing separation signal is separated at a separating circuit 123 for horizontal synchronism and a chromatic frequency component is removed by an LPF 127. When the countedvalue of a counter circuit 129 for detecting horizontal synchronizing pulse width reaches a prescribed value, the 1st horizontal synchronism detect signal (Hs') is outputted from a width detecting circuit 131. A period detecting counter 141 is a 11-bit counter which countsthe sampling clock, and the counted value of the counter circuit 129 is transferred to a period memory 144 by the synchronism output of horizontal а periodicity/continuity circuit 138 in accordance with the signal from a latch pulse generating circuit 146 and the difference between the counted value and that of the

last time is detected and a discrimination signal 152 is outputted.

COPYRIGHT: (C)1984, JPO& Japio



THIS PAGE BLANK (USPTO)

(B) 日本国特許庁 (JP)

[®]公開特許公報(A)

① 特許出願公開 昭59—23971

50Int. Cl.3 H 04 N 5/06 5/48

識別記号

庁内整理番号 7735-5C 7170-5C 砂公開 昭和59年(1984) 2月7日

発明の数 審査請求 未請求

(全 30 頁)

ヨデジタルテレビジョン受像機

@特

昭57-132274

20出 願

昭57(1982)7月30日

79発 明 者 工藤幸則

> 川崎市幸区小向東芝町1番地東 京芝浦電気株式会社総合研究所

⑫発 明 者 鈴木進

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社総合研究所 内

願 人 東京芝浦電気株式会社 の出 川崎市幸区堀川町72番地

個代 理(人 弁理士 鈴江武彦

1. 器明の名称

アンタルテレビジョン受像機

2. 特許 間水の範囲

(1) ビデオ信号をデジタル化した後、信号処 理を行うデジタルテレビジョン受像機において、 アンタルピアオ佰号から水平同期信号を検出す る手段と、との手段により得られる水平同期信 号の連続した複数周期分の水平周期値を所定の 翡準クロック周期精度のアンタル値として記憶 する第1の水平周期メモリ回路と、このメモリ 回路内の各周期値の差が所定値以内にあるか否 かを判定する判定回路と、この判定回路の出力 により制御され前記第1の水平周期メモリ回路 からの複数周期分の水平周期値を平均化した水 平周期値と、とれに対する補正値とを出力する 第2の水平周期メモリ回路と、前記水平同期検 出信号と水平フライベック信号との位相を比較 検出する水平位相検出回路と、この水平位相検 出回路の出力と前記第2の水平周期メモリ回路

からの平均化された水平周期値とに悲き前記基 単クロック周期の材度の第1の水平同期再生信 号を再生するとともに、との第1の水平同期再 生信号を削記館2の水平同期メモリ回路からの 補正値に従って前記基準クロック周期以下の精 度で初正した第2の水平同期再生信号を水平 ド ライで信号として出力する水平同期再生回路と を備えたことを特散とするアンタルテレビショ ン受像機。

- (2) 水平同期倡号を検出する手段は、デジタ ルピアオ信号から複合同期信号を分離する手段 と、この複合同期信号の各パルスの前縁でカウ ントを開始しカウント順が所定値に達する毎に 第1の水平同期検出信号を発生する手段と、と の餌1の水平同期検出信号のうち所定の周期で 逃続 して発生される信号を第2の水平同期検出 信号として選択して出力する手段とを含むもの であるととを特徴とする特許請求の範囲第1項 記載のデジタルテレビジョン受像機。
 - 前記基準クロックはピアオ信号をデジタ

ル化する際のサンプリングクロックと同一クロックであることを特徴とする特許請求の範囲第 1 項記載のデジタルテレビジョン受像機。

(4) 水平间期再生回路は、第1の水平同期再生信号を入力とするタップ付遅延回路と、この選延回路の1つのタップ出力を第2の水平周期メモリ回路からの補正値に従って第2の水平同期再生信号として選択するケート回路とを含むものであることを特徴とする特許請求の範囲第1項記載のデンタルテレビション受像機。

3. 発明の辞組な説明

[発明の技術分野]

本発明は、ベースパンドのピデオ信号処理を デジタル的に行うデジタルテレビジョン受像機 に係り、特に安定かつ高精度な水平同期再生を 可能としたデジタルテレビジョン受像機に関する。

[発明の技術的背景とその問題点]

従来、テレビション受像機での信号処理は全 てアナログ信号処理により行われているが、特

[発明の概要]

本務明は、アンタルピアオ信号から水平同期 信号を検出し、その検出信号の平均的な水平周 期値とこれに対する補正値とを求め、平均的な 水平周期値と水平位相検出回路からの信号に基 いて所定基準クロックの周期で定まる精度の第 1の水平间期再生信号を生成し、さらにこれを 上記補正値に従ってより高楠度に補正すること によって、水平ドライブ信号となる第2の水平 同期再生信号を得るようにしたものである。

即ち、本籍明はデッタルビデオ信号から水平 問期信号を検出する手段と、この手段により得 られる水平同期信号の逃続した複数周期分の水 平周期値を所定の基準クロック周期の稍度のデ ジタル値として記憶する第1の水平周期とモリ 回路と、このメモリ回路内の各周期値回路と、 定値以内にあるか否かを判定可路として との判定回路の出力により制めされ前記第1の 水平周期メモリ回路からの複数周期分の水平 期値を平均化した水平周期値とこれに対する補 にピアオ放以降のアナログ伯号処型については 以下のような改替すべき問題点があった。即ち、 性能的にはアナログ信号処理の一般的な弱点と されている時間相上の処理性能に起因する問題 であり、具体的にはクロスカラー・ドット妨害 として頭面に現れる輝度信号・色度信号分離性 能、各種画質改善性能、同期性能等である。一 方、コスト面および製作上の問題としては、回 路をIC化しても外付け飛品,調整個所が多い というととである。

このような問題を解決するため、ビデオ段以 隣の色信号復調に到る信号処理を金デジタル化 することが検討されている。このようないわゆ るデジタルテレビジョン受像機においては、水 平同期再生をいかに安定に、かつ精度よく行う かが一つの大きな課題となっている。

〔発明の目的〕

本発明の目的は、高安定、高精度な水平间期 再生が可能で高品位な面像が得られるデジタル テレビジョン受像機を提供することである。

正値とを出力する銀2の水平周期メモリ回路と、前配水平间期検出信号と水平フライベック信号との位相を比較検出する水平位相検出回路と、この水平位相検出回路からの平均化された水平周期値とに基き前記都準クロック周期の精度の第1の水平间期再生信号を再生するとともに、この第1の水平间期再生信号を前記第2の水平同期末年リ回路からの補正値に従って前記基準クロック周期以下の付度で補正した第2の水平同期再生信号を水平ドライブ信号として出力する水平同期再生回路とを備えたことを特徴としている。「発明の効果」

本着明によれば、水平可期後出信号の周期の 平均的な低に張いて水平同期再生が行なわれる ため、安定な水平同期再生が可能である。

また、デジタル信号処型の場合、漁常は悪準 クロック(ビデオ信号をデジタル化する際に用いるサンプリングクロックと同一クロック)の 周期で水平同期再生信号の時間精度が決ってし まりが、本発明によればこれを基準クロック周 別以下の併度にまで上げることが可能である。 従って、基準クロック周波数と水平周波数とが 蛇数倍の関係にないようなピデオ信号人力に対 しても、いわゆるギャ成分のない商品位な画像 な得ることができる。

〔発明の実施例〕

第1図に本発明の一実施例に係るデジタルTV 受像機の嬰節のプロック図を示す。

図において、交流的に結合されているアナロクビデオ借号」は、バッファ回路 2 に入力される。バッファ回路 2 の出力 3 は、併級制限のためのローパスフィルタ(LPF) 4 に遅かれる。 LPF 4 のカットオフ周波数は本システムを NTSC、PAL で共用するため 5.5 MHz になっている。 併城制設されたビデオ信号出力 7 は、バッファアンプ回路 8 はアナログビデオ信号 1 が 1 Vp-p で入力された時に、後段の A/D コンパータ(ADC) 10 の入力低号 9 がほぼ 2 Vp-p となるように調整され

タイミング信号 3 1 は PLL (Phase Locked Loop) 制御回路 2 3 に必要 なタイミング信号である。 PLL 制御回路 2 3 はサンプリングクロック (参s) 1 2 の周波数及び位相を制御するための回路である。即ち、 ADC 1 0 ~ 同 切検出・タイミング発生回路 2 7 ~ PLL 制御回路 2 3 ~ DAC 1 6 ~ VCXO 1 3 ~ ADC 1 0 のループで PLL 回路を形成している。本実施例では基本的にはNTSC 入力の場合 Øs 1 2 の位相の 1 つが I 軸に一致するように、 PAL 入力の場合、 U 軸に一致するように、 PAL 入力の場合、 U 軸に一致するように PLL がかかるようになっている。NTSC, PAL 入力の切換情報は信号 1 5 (以下 NTSC / PAL 切換信号という)より得られる。 PLL 制

ている。 ADC 10は入力借号 9 をサンプリンク クロック (øs) 12 でサンプリンクし、例えば 8 ピットに肚子化して出力する。サンプリンクロック (øs) 12 の周波数 fs は

 $f_s = 4 f_{sc} (f_{sc}; カラーサブキャリア周波数)$ である。

が8.1 2 はデンタル回路部 6.1 に海かれる。

Ø8.1 2 に同期した 8 ピットのデジタル化された
ビデオ信号 1.1 (以下 DVS 信号という) も又同様にデジタル回路部 6.1 に浮かれる。デジタル
回路部 6.1 内のプロックは全てデジタル回路で
構成されている。 DVS 信号 1.1 は同期検出・タイミング発生回路 2.7 に海かれる。同期検出・タイミング発生回路 2.7 は DVS 信号 1.1 から同期パルスを検出し、その间期パルス検出信号に
従って各種のタイミング信号 2.8 , 2.9 , 3.0 ,

3.1 , 3.2 を発生する。

ペデスタルクランプ回路19はビデオ信号1 の直流再生のための回路であり、タイミング信号32により DVS 信号11のペデスタルレベル

御回路23の制御信号出力21はDAC 16に必かれ、アナログ信号14に変換される。とのアナログ間間14は低圧制御型水晶発振器 (VCXO)13に必かれ、これによりVCXO13の出力にサンプリングクロックが812を得る。VCXO13の水晶発振子はNTSC/PAL 切換信号15によって切換えられ、所定のが8が得られるようになっている。なお、本実施例のPLL 制御システムの原型的な実施例については米国特許部4291332号明細帯に述べられている。

第1 図でコントロールデータ 1 7 はデンタル
T V 受像機のコントロールを行うデンタルデー
タであり、例えばリモコン受信回路(図示せず)
から対られる。コントロールデータ 1 7 はデコードされ、各部のコントロール
イ 7 によりデコードされたコントロール
信号は、色飽和度かよびコントコント・プライトコントロール
信号 4 9 とからなっている。色相コントロール信号 4 9 は PLL 側御回路 2 3 を介してサンデ

グクロック # 8 1 2 の位相を変えることにより、 色相をコントロールする。 PLL 側御回路 2 3 に は又、水平フライベック信号 (以下 fura 信号 と目う) 1 8 が入力されており、 PAL 入力時の 周知のペルアイデント (PAL Ident) 信号 (以下 PID 信号と言う) 2 5 を発生する。

同期検出・タイミング発生回路27のタイミング信号出力29は、水平カウントダウン回路32はがかれる。水平カウントダウン回路32は「AFF 8信号18を用いてタイミング信号29から水平同期再生を行い、水平ドライブ信号(「AFF 0 out)34を出力する。水平カウントダウン回路32はまた、サンプリングクロック(ø8)12と水平同期信号との関係を判定し、NTSC信号入力の場合 Ø8 与 910 「AFF、水平周波数) のたき、PAL の場合 Ø8 与 1135 「AFF のとき水平同期 候出・タイミング発生回路27のタイミング出力30及び水平カウントダウン回路32の出力33は、垂直門期再生を行う垂直カウントダウ

コムフィルタでY-C分離を行い、 HMŌD="0" の時はパンドルスフィルタを用いてY-C分離 を行うように構成されている。Y-C分雕回路 3 8 には NTSC/PAL 切換信号が導かれており、 この切換信号に従って1水平遅延趾が切換えら れるごとくなされている。この斑延量は NTSC で 9 1 0 ピット選延、 PAL では 1 1 3 5 ピット遅延 である (1 H ディレイラインとして周知である)。 分離された色信号(C 信号) 39と、色復期の 据準位相を与えるパルス(øc) 2 6 と PID 信号 25, コントロール信号48、パーストフラッグパル スBFP28は色プロセス回路11に導かれる。 色プロセス回路41は自動色飽和促コントロー ル (ACC) 回貼、カラーキテー回路、および oc 26を結準ペルスにして2軸の回期倹收により 色信号 (NTSC でI, Q信号、PAL で U, V信 号)を復調する色復調回路とから移成されてい る。色プロセス回路イ」に入力されたコントロ ール信号 ≠ 8 は ACC 回路を訓御し、色超和度、 つまり色の渡さを制御する。色プロセス回路11

一方、 fvo out 何号 3 7 は 軽 似 ランプ 発生、 及び 垂 慮 ハイト 調 即 回 路 を 含む V ランプ ハイト 回 路 5 2 に 導 か れ、 そ の 出 力 5 3 は 垂 直 偏 向 系 (省略) に 導 か れ る 。

DVS 信号 1 1 はまた輝度信号(Y) と色度信号(C) とを分離する Y - C 分離回路 3 8 に遅かれる。 Y - C 分離回路 3 8 は垂直相関を利用して Y - C 分離を行う分離回路 (コムフィルタとして周知である)と、垂直相関を用いないで水平方向サンプル点を用い、水平相関のみによりフィルタとして周知である)とを有し、HMOD 信号 3 5 により分離回路が選択される。即ち HMOD = "1" の時

の出力 4 2 としては、復調 山力 I/U、U/V が得 られる。

¥ - C分離回路 3 8 で分離されたが促信号 (Y 信号) 4 0 は Y プロセス回路 4 3 に導かれる。 Y プロセス回路 4 3 の他方の入力はコントロールデータ 信号 4 8 であり、 この信号によってプライト, コントラストが制卸される。 この Y プロセス回路 4 3 はプライト, コントラスト側御回路と水平, 垂直の輪郭補正信号を得る回路とより構成され、削御あるいは補正された Y 信号 4 4 を出力する。

色復調信号 4 2 と Y 信号 4 1 は RCB マトリックス回路 4 5 に導かれ、所定のマトリックス演算により 3 原色 R , G , B の信号 4 6 と 左る。 この R , G , B の信号 4 6 は DAC 5 4 により T ナログ信号にもどされる。 DAC 5 4 は R , G , B 用の B ピットの DAC 3 個から 神成されて おり、 その 出力 5 5 はベッファアンプ 5 6 に 呼かれる。 ペッファアンプ 5 6 は 入力 信号を 増幅 し R , G , B の 出力 5-7 , 58 , 5 9 を 色 出力 回路 (図示せす)

次に、第1図の要部の具体的を構成を詳細に 説明する。

まず、第2図は以下の詳和な説明に関し、表 記上の説明を行うための図である。なお以下の 説明においては正論理を使用することにする。

第2図(a) は加算器を示している。 N ビットからたる A 入力 7 0 と M ビットからたる B 入力 7 1 に対し、 A + B 出力 7 3 は L ビットに たる ことを示している。 Co 7 2 は 級低位ビットに 加わるキャリー入力を示している。 (a) に示したように複数ビットから成る循号は N6, M6, L6 という様に 表記することにする。

同図(b) は破算器をボレている。A 入力 7 5 , B 入力 7 7 は加算器 7 8 で加算され、A - B 出力 7 6 となる。図示したように加算器 7 8 の入力 のうち被算する入力に対して、一の符号を付すことにする。

阿図(c) はNピットのラッチ回路を示している。

と表記する。

同図(1) はクロック同期型のプリセッタアルカウンタを示している。即ち96はプリセットデータ入力を示し、95はプリセットタイミング (信号入力を示す。 同図(g) は、 NAND 型のセットリセット(RS) フリップフロップを示し、 S 端子入力99が"0"の時Q山力101は"1"となる。

| 同図(h) はデータセレクタを示し、A入力104.B入力105を選択信号(S) 109に従って108として出力する。出力108の論理はS·A+SBとなる。即ち、S=*1*の時出力108にはA入力104の情報が出力され、S=*0*の時出力108にはB入力105の情報が出力される。

たお、以下の説明において複数段のカウンタのカウント状態を入力クロック単位で表現する場合には、カウンタ出力を上位ピットから Qw,Qw-1, … Q₃, Q₂, Q₁ とした時、 "000 … 000"を 3 1 ,

入力 8 0 はラッチ 8 3 に導かれクロック 7 8 の立ち上りタイミングでラッチされ、出力 8 4 となる。図中信号 8 2 はりセット 端子 R への入力を示し、信号 8 2 が"1"の時ラッチ出力 8 4 はオール"0"と なる。また、図中信号 8 1 はプリセット端子 Pr への入力を示し、この借号 8 1 が"1"の時、出力 8 4 はオール"1"となる。

间図(d) はシフトレジスタを示している。 信号85 は入力を示し、信号86 はシフトクロック(が、信号88 は出力である。信号87 はリセット端子ルの入力であり、これが"1"の時出力88 はオール"()"となる。

同図(e)は同期型のM ピットカウンタを示す。 入力クロックが 9 0 であり、クロック同期型リセット信号が 9 1 であり、出力が 9 2 である。 図中 N がカウンタ 省号を示し、 1=1~M は M 段 のカウンタ 設であることを 扱わしている。 なお、 クロック 9 0 に対して非同期型のリセット端子 を 行するカウンタについては リセット端子を R*

"000 … 010"を 2 , "000 … 011"を 3 という 俤に表現することにする。

(同期検出・タイミング発生回路)

第1図において、ペデスタルクランプ用 DAC 2 1 の出力 2 2 が 0 V の時、 バッファ 6 の出力 7 には D C クランプ電圧 0 V のアナロクビデオ 信号が付られる。今、 D C クランプ電圧 0 V の時、アナログビデオ信号 1 として APL (Average Picture Level) の最も小さい信号が入力された場合、 第 3 図に示したように ADC 1 0 の デイナミックレンジ 3-1,3-2 に対して ADC 1 0 の 入力が 3-3 のような放形となるよう第 1 図のパッファ 2 , LPF 4 , パッファ 6 , パッファアンプ 8 は調整されている。

館 3 図において、ペデスタルレベル(PDL) 3-4を *00101111 *の値にし、水平回期信号分離レベル(SDLH) 3-5を (PDL) 3-4 の約5 レベル *00001111 *に送ぶ。本発明の一実施例におけるペデスタルクランプの側面ループにより、入力されたビデオ信号」のペテスタルレベルは

(PDL)3-4の順にクランプされる。このクランプ 回路については後述する。

(SDLH) 3-5 より (PDL) 3-4 に近く取ってくる。 この例では (SDLV) 4-3 は "00011111" とした。 このようにしてペデスタルクランプのかかった デンタルビデオ信号 DVS 1 1 が同期検出・タイ ミング発生回路 2 7 に海かれる。

第6図に同期検出・タイミング発生回路27の構成を示す。この回路27位大きく分けて、同期分離・水平可期ペルス幅検出回路系120と、水平同期周期性・連続性検出回路系121と、タイミング発生回路系1·22とからなる。まず、入力された DVS 信号11位水平同期用,

遜 値 同期用の同期信号をそれぞれ分離するため

の丘ち下りタイミングを削御する水平同期タイミング制御回路135に海かれる。との水平同期タイミング制御回路135はHB132の出力タイミングから、一定期間内にCSH信号128が立ち下らない場合は、バーストフラッグパルスやPLL・クランプ用の各種タイミング信号を発生するタイミング発生回路系122を非動作状態とする信号RS4R136を発生する。このように所定の条件を満たすCSH信号128が到米した時のみPLL・クランプ等の動作が行われるため、非常に安定した(外配に強い)PLL およびクランプ回路が構成できることになる。

水平同期周期性・連続性検出回路系121は 水平同期信号(実際は Hs'信号)の周期性および連続性を検出し、所定の周期と連続性を有した Hs'信号のみを第2の水平同期検出信号(Hs 信号) 139として得る。

周期検出カウンタ141は øa を基準クロックとしてカウントする11段のカウンタで、そ

の水平同期用分離回路 1 2 3 , 垂直同期用分離 回路 1 2 5 に尋かれ、同期分離信号 1 2 4 およ びCVS信号126が分離される。同期分離信号 124は萬城成分、つまり色間波数成分を除去 する LPF 127 でフィルタリングされる。 LPF 127の出力 128 は 複合同期信号 (CSH) であ り、水平间期ペルス幅検出用カウンタ回路 129 に導かれる。カウンタ国路129の出力130 は脳検出回路131に入力され、このカウント 値が所定の値になると、つまり水平间期信号の パルス幅が所定の幅になると影しの水平同期倹 出信号(Hs/信号) 1 3 2 水幅 依出回路 1 3 1 より出力される。幅検出カウンタ制御ケート回 路 1 3 3 は、幅使出回路 1 3 1 より Hs/ 信号 132が出力されるとカウンタ回路129を CSH 信号 I 2 8 入力を一定期間受付けないよう に制御し、ゴーストの大きい信号入力による CSH 信号 1 2 8 の割れ等による水平同期の腐動 作を防ぐためのものである。 CSH 信号 1 2 8 及 び カ ウ ン タ 回 略 の 出 力 1 3 0 は CSH 信 号 1 2 8

の11ビットの出力143は2周期分のカウント値を記憶可能な周期メモリ回路144に掛かれている。今、所定の周期性と連続性を有した田* 信号139が水平同間周期性・連続性検出回路138の出力に付られると、ラッチペルス発生回路146からSR6Q1 out 信号147が発生され、これによってカウンタ141の出力143が周期メモリ回路144に記憶される。差検出回路148は周期メモリ回路144内の2周期分の値の急を検出し、判定回路151は差検出回路148の出力150からこの差が所定値以下のとき判定信号(DCK 信号)152を出力する。

次にタイミング発生回路系122においては、水平同期立ち下り検出回路153でHs信号139とRS4R信号136から水平同期信号の立ち下りタイミングを検出し、立ち下りを検出するとカウンタ158のカウント動作を開始するようカウンタリセット用フリップフロップ156を制御し、リセット信号157を発生させる。カ

ウンタ」 5 8 は 6 段構成のもので、このカウンタ」 5 8 の出力 1 5 9 と後述する PLL 制御回路の出力 SR 9 Q: 信号 1 6 2 とにより PLL , クランプ回路動作に必要な各様タイミング信号 1 6 3~1 6 9 およびパーストフラックルルス (BFP) 2 8 をパーストフラック・PLL・クランプ州タイミング発生回路 1 6 0 より発生する。

銀6図の何期検出・タイミング発生间路27について、さらに具体的に説明する。第7図に第6図中の何期分離・水平同期帰検出回路系120と水平同期開削性・連続性検出回路系121の具体的回路図を示す。

第7 図において、 DVS 信号 1 1 は水平向期用分離回路 1 2 3 としての比較回路 (Comp1) 180 に X 1 人力として与えられて、 X 2 人力である水平同期分離レベル(SDLH) 1 8 1 と比較され、 X 2 ≥ X 1 の出力が分離信号 1 2 4 として得られる。同様に垂直同期用分離回路 1 2 5 としての比較回路 (Comp 2) 1 8 2 より垂直同期用分離

出力)はシフトレシスタ191に導かれ、AND ゲート192を地して幅検出パルス(Ha') 132 が得られる。IIs'信号が得られるとRSフリッ プフロップ193がセットされ、そのQ出力 1951によりゲート188を通してカウンタ・ 1.87のリセット信号189が強制的"0" とされる。ORゲート196は水平同期タイミ ング制御山力を得るゲートで、カウント187 のカウント値が"48"~"128"の間"1"を 出力する。今、ゲート196の出力が"1"の 川川に CSH 信号が立ち下る (CSH 信号 1.28 が 立ち上る)と、NAND ゲート197の山力136 に弱 8 図にRS 4 R で示した波形が得られ、 RS 4 R 信号 1 3 6 の立ち下りが CSH 信号の立ち下り のタイミングを与えることがわかる。 NAND ゲー ト191はカウンタ187のカウント値が"239" のときフリップフロップ191のQ出力195 を反転させる。とれにより He' 信号 1 3 2 が出 力された後、"240"-"48"="192"(øs 単位)の間はカウンタ187がCSH信号入力を

同期分離レベル (SDLII) 181, (SDLV) 183 は第3 図, 第4 図にて説明したように

SDLII= "000011111", SDLV= "00011111" であるから、各比収回路 180, 182 は各々簡単な
ゲート1 個で実現できる。比較回路 180 の出
カ124は、4 段構成のシフトレジスク 184
に導かれる。シフトレジスタ 184
の各ピットの出力は 4 入力 NAND ゲート 185

に与えられ、出力 1 2 8 として CSII (CSII の反転)

が借られる。シフトレジスタ184かよびかー

の成分、つまり色周波数成分を除去する。

信号 (CSV) 126が得られる。水平,垂直の各

一方、カウンタ回路 1 2 9 , 幅後 B 回路 1 3 1, が一ト回路 1 3 3 , 水平 同期 タイミング 制 印 回 路 1 3 4 に おいては、 部 8 陸 に タイムチャートを示したように CSH="1"と たると カウンタ 1 8 7 がカウントを始め、 このカウンタ 1 8 7 の "48"カウント 出力 (AND ゲート 1 9 0 の

受け付けないよう動作する。 AND ゲート 132-2 は Q 1 8 ・ RS 4 Q (後述する) の論理出力を 132-1として出力する。

Ha' 信号 3 2 は水平同期周期性・連続性検出回路系 1 2 1 にみかれる。この検出回路系 1 2 1 の説明の前に本実施例のデジタルT V 受像機のNTSC, PAL の各々の信号受信時における水平周波数の対応範囲、及び周期検出カウンタ 1 4 1 の動作について述べる。

放送波で定義される NTSC 前号は 4/sc=910fm (fm; 水平間改数、fsc; カラーサプキャリア 周波で 4/sc=14.3 MHz) である。

一万、4fsc × 910fn のような供号も、一部のカラーバーは号発生器、ピデオゲーム等に存在している。すなわち、カラーサブキャリア周波数fn との間に何の関係もない信号が存在する。今、実用上間題のないよう水平周波数の対応範囲をfn=15.73±0.5 KHzとすると、この範囲に相当する1水平期間内にカウンタ187でサンプルクロック4s(=4fsc)

特開昭59- 23971(8)

が"880"~"944"カウントされ得るととに なる。

PAL の場合は、4fgc=1135fg(4fgc=17.73 MHz) で あ り 、 同 様 に fH = 1 5.6 2 5 KHz ± 0.5 KHz とすると、1水平期間にカウント可能なす。の 赦は、"1099"~"1173"ということになる。 水 平 同 期 信 号 の 周 期 性 倹 出 は 上 述 の 水 平 周 波 数 対応範囲をカパーしなければならない。とのた め周期性を検出する第7図の周期検出カウンタ 141(213)は、 48 を基準として1水平期間 カウント可能をカウンタであり、11段構成と なる。 カウンタ213は Hs'信号132 の到来 時、 NTSC で"144"カウントに、 PAL で"64" カウントにプリセットされることにより、周期 性検出のタイミングが容易に収れるようになっ ており、同時にこのようなプリセットにより後 述するように第1図の水平カウントダウン回路 3.2の回路解放も簡単化することができる。

第9図にHe/信号132と水平周期対応範囲を示すケート信号(HMaeR)及びカウンタ213

第10図でがしたように水平同期検出信号 Hoは、 外間に強い高棺度な信号として得られることが 駅解されよう。

朝 7 図において、ORゲート207の出力として HMs is R 信号が得られ、ANDゲート208の出力として Hs 信号139が得られる。 Hs'信号132の反転でリセットされ、NORゲート211の出力でセットされるRSフリップフロップ212の日力がHs'信号欠落時の問御信号(第10図のRS3Q)を与える。カウンタ213のプリセット信号はORゲート204の出力203として得られる。NTSC信号に制御されるプリセットデータ発生回路201は、上記したようにNTSC信号受信時に"144"カウントに相当するデジタル値"00010010010000"を発生し、PAL 信号受信時に"64"カウントに相当するデジタル値"00001000000"をそれぞれ発生する。

H # 借号 1 3 9 はシフトレジスタ 2 1 5 亿導かれる。とのシフトレジスタ 2 1 5 の Q 1 出力

のカウント値の関係を示す。図のように所定周期で、かつ連続的に得られる Hs'信号 1 3 2 の みが水平同期後出信号 Ha として Hs = Hs' HMasR で示す機論埋で得られる。 SR 6 Q1 はこの Hs 信号 1 3 9 と 0 s を シフトクロックとして 器様する シフトレンスタ 2 1 5 の出力を示す。 第 9 図中 9 - 1 , 9 - 2 は カウント 2 1 3 の NTSC, PAL の各個号受信時におけるカウント状態を示す。

新10図にHs'信号132の周別性・連続性を検出するタイムチャートを示す。HMasR 信号はNTSC 信号受傷時は10-1で示すようにカウンタ213の"1024"カウントで立ち上り、Hs'信号の立ち下りに同期して立ち下る。また、10-3で示すようにHs'信号が欠落すると、HMasR 信号は"1088"カウントで立ち下り、カウンタ213は"144"カウントにプリセットされたまま、次のHs'信号の到来を待つ。
10-4で示すように再びHs'信号が得られると、10-5で示すHs'信号からHs 信号が得られる。PAL 信号受信時も基本的動作は同じである。

刊定回路 1 5 1 においては、港出力 2 2 0 の 1 1 ピットのデータのうち上位 9 ピットを NAND ゲート 2 2 1 と AND ゲート 2 2 2 に入力し、ゲート 2 2 1 , 2 2 2 の出力を 0 R ゲート 2 2 3 に入力して、出力として DCK 信号 1 5 2 を 付る。即ち、ラッチ 2 1 6 の出力 1 4 9 とラッチ 2 1 7 の出力 2 1 8 の差が 土 3 3 以内であれば DCK 信号 1 5 2 は "1"と 上 る。 Hs 佰号 1 3 9 , ラッチ 2 1 6 の出力 1 4 9 , DCK 信号 1 5 2 , シフトレジスタ 2 1 5 の出力 1 4 7 は節 1 図の水平カ

ウントダウン回路32に球かれる。

第11凶にパーストフラック・PLL・ランプ 川タイミング発生回路 米122のより具体的な 構成を示す。 Ha 信号 1 3 9 の 反 転信号 2 3 2 はNSフリップフロップ234をセットし、 RS 1 R 信号 1 3 6 はこのフリップフロップ 234 をりセットする。フリップフロップ 2 3 1 0 豆 出力 2 3 5 は水平 同期 信号の立ち下り(後縁) に同期して立ち上る信号であり、シフトレジス タ236に導かれる。シフトレジスタ236の -Q 1 出力 1 5 4 は 1 段構成のカウンタ(フリッ プフロップ)231亿導かれる。今、シフトレ ジスタのQ」出力154が"0"→"1"にたる と、カウンタ237の Q41出力157は"0" となり、これによりカウンタ238はリセット 状想が解除されカウントを開始する。カウンタ 238は6段のもの構成で、出力Q36,Q35, Q 3 3 の 論 理 で NAND ケート 2 3 9 を 介 して 自己 リセットがかかるようになっている。

タイミング発生回路 160の動作を第12図

285 に入力される。今、HSD="0"即ち、同別後出が行われていない状態であると、ペデスタルクランプをかけるべきタイミング情報(例えば BFP 28)を得ることができないため、まず同期信号部分を切出す必要がある。このためHSD信号 280の立ち下りを検出し、この検出信号 276 (ゲート 275 の出力)で、クランプ配圧をデンタル戦として記憶しているラッチ 272 をりセットする。ラッチ 272 の出力 20がオール "0"となると、クランピ電圧(第1 図の DAC 21 の出力 22)は0 Vとなり、クランプ制御系は初期状態に設定される。

一般的にピアオ倡号入力が存在すると、初期 設定時における ADC のダイナミックレンジと信 号の関係は、第 4 図に 4-1 で示した よ 9 に なっ ている。第 1 3 図において DVS 信号 1 1 である 8 ビット信号のオア編理をとるゲート 2 5 2 の 出力は、ADC 1 0 のダイナミックレンジの LSB

・(ペデステルクランプ回路)

第1図のペデステルクランプ回路19は、第4図4-2の波形で示したように到来するDVS 信号11のペデスタルレベルを (PDL) 3-4 "001011111"の順にクランプする回路である。 第13図にペデスタルクランプ回路19の具 体的回路図を示す。図中HSD 信号280は、Hs 信号139が待られていると"1"となる同期検 出状題を示す信号であり、同期検出判定回路

側端を入力値号が値切った初間のみ、つまり DVS 信号11がオール"O"となったとき"O" となる。このゲート252の出力は8段構成の シフトレツスタ253亿導かれている。シフト レジスタ253の金ての出力を入力とする NOR ゲート251の山力255には、ゲート252 の出力をLPFを通した信号に相当する信号が "1"として得られる。これらのゲート252。 シフトレジズタ253、ゲート254亿上り DVS 信号11のレベル検出回路281が構成さ れる。この検出回路 2 8 1 の 山力 信号 2 5 5 の 立ち上りタイミングを NAND ケート 2 5 6 で檢 出し、RSフリップフロップ257をセットす る。とのフリップフロップ 2 5 7 のQ出力 258 は、10ピットのデータセレクタ269のB入 力に導かれている。たか、アータセレクタ 269 のB入力データはこの時、図示したいエンコー メにより MSB 側から"1111111000"に変換され て入力されるものとする。データセレクタ 269 の10ピット出力210とラッチ212の12

ビット出力 2 7 3 は、 LSB を一致させて破算器 2 7 1 で穏を収られる。その意信号がシフトレシスタ 2 5 3 の Q 1 出力のタイミング (AND ゲート 2 7 8 の出力タイミング) で再びラッチ 272 にほき込まれる。

上配した動作を繰り返すととにより、クランプレベルは Hs 信号 1 3 9 が得られるまで上昇する。 Hs 信号 1 3 9 が得られると、 HSD="1"となり回期倹出状態となる。 HSD="1"の時、 切換回路 2 8 3 を構成するデータセレクタ 269 の出力 2 7 0 には A 信号 2 6 8 が遅かれ、ペデスタルクランプモードとなる。 DVS 信号 1 1 は破算器 2 5 0 で (PDL) 251 **001011111 **の分だけ破糾される。減減器 2 5 0 の出力のサインは破算器 2 5 0 の出力のサイン (egn) ピットは、 DVCS 信号 2 8 6 として後述する PLL 側御回路に避かれる。また、破算器 250 の egn ピットを含む 8 ピット出力はラッチ 263 に 減かれ、 単 1 1 以にかけるカウンタ 2 3 8 からの第 1 2 以に示した% 0 6 周期である Q 3 1 出力 2 3 0 でサンプリングされる。

L12 4 信号 1 6 9 及びケート 2 7 8 の出力はラッチ 2 7 2 のクロックを与える信号 2 7 9 となり、その反転出力 2 0 - 1 はクランプ用 DAC 2 1 のデータラッチのクロックに使用される(第 1 図では省略)。

(PLL 制御回路)

PLL 制御回路 2 3 の原理的な構成例について 米国特許第 4 2 9 1 3 3 2 3 0 明細軒に述べられて いるため、ことでは PLL 制御回路 2 3 について はその具体的回路 # 成及び特徴について述べる。

第 1 4 図は PLL 制御回路 2 3 の観略構成を示すプロック図である。 誤意検出回路 3 0 0 はタイミング信号である L7 Φ 信号 1 6 2 , L₂R 信号 1 6 4 , L₆R 信号 1 6 5 に制御されて、 DVS 信号 1 1 に 例 し

$$\sum_{j=1}^{k} (P_{4j-5} - P_{4j-1})$$
, $\sum_{j=1}^{k} (P_{4j-2} - P_{4j})$... (1) $\sum_{j=1}^{k} (P_{4j-2} - P_{4j})$... (2) $\sum_{j=1}^{k} (P_{4j-2} - P_{4j})$... (2) $\sum_{j=1}^{k} (P_{4j-2} - P_{4j-2})$

加痒器 2 6 6 7 ラッチ 2 6 6 は ア ジ タ ル 型 の 秋 分 回路 2 8 2 を 構成 している。 積 分 回 数 は ラッチ 2 6 6 の め 入 力 1 6 3 で 決 まる。 第 1 2 図 に示したよう な カラーバースト 期間 の 横 分 を 行 う た め、 こ の 横 分 回 数 は 1 2 回 と す る。 ラッチ 2 6 6 の 出 力 2 6 7 の 5 5、 下 位 2 ピット を 切 捨 て た 1 0 ピット 出 力 2 6 8 が デ ー タ セ レ ク タ 2 6 9 の A 入 力 に 導 か れる。

なお、加算器 2 6 5 の Co 入力は第 1 1 図におけるカウンタ 2 3 8 からの Q 3 2 出力 2 4 1 が導かれてウォーブリング信号となっており、 これによりクランプの精度を向上させている。上述した 1 2 回の徴分が終了すると、ラッチ 2 6 6 にはタイミング発生回路 1 6 0 からの L₂以信号 1 6 4 のタイミングでリセットがかかる。

渡算器 2 7 1 , ラッチ 2 7 2 もまた横分回路 2 8 4 を構成しており、波算器 2 7 1 の入力 2 7 0 がオール"0"となるように 関分がくり 返され、これにより ペアスタルレベルが安定する。なお、タイミング発生回路 1 6 0 からの

(バースト期間)を示しており、本実施例に関しては k = 6 として使用した。即ち、 6 パースト期間につき上記(1)式の積分演算を行うことになる。

類 5 図に示したよりにカラーパーストの位相 に対して目標とするサンプリング位相を 0 とすると、戦差信号は

$$E = \sum_{j=1}^{6} \left(P_{4j-3} - P_{4j-1} \right) - \sum_{j=1}^{K} \left(P_{4j-2} - P_{4j} \right) \tan \theta \cdots (2)$$

となる。(2)式の順差演算を行りのが概整演算回路302であり、その演算出力303は問題很好回路304に導かれる。問題很分回路304の出力21はDAC16に導かれ、これによってPLLがかかることになる。(2)式より4の値(実際は tan 0 の値を可変とすることにより、任意のサンプリンク位相を得ることができる。なお、色相のコントロールはこの tan 8 の値を可変とすることにより行う。即ち、色相コントロールデータ発生回路305はコントロール僧号49を受けると、予め定められているコントロールデー

タに従った tan 0 の値を選び出し、その値を示す 信号 3 0 6 を誤避演算回路 3 0 2 に出力する。

一方、前紀(1)式の俄分液詳結果、つまり問題 検出回路300の出力301のagn ピットは基 帯サンプリング位相検出ゲート回路314に導 かれ、ここで装準となるサンプリング位相を与 える残略位相ペルス315が生成される。この 逃離位相ペルス315は連続的に携弾パルスを 発生する抵準ペルス発生回路316に減かれ、 基準位相、つまりNTSCの場合で1軸、PALの 場合でU側をそれぞれ示すめに借号26が基準 パルスとして得られる。なお、PALについては 基準位相としてU軸を得ると共に、PALアイデ ント信号を必要とする。

1 ピットからなる DVCS 信号 2 8 6 はパースト 6 放 機 分 回路 3 0 8 に 労かれ、カラーパーストの 6 周 期 期 間 øc 信号 2 6 で サンプ リング されるとともに、 そのサンプリング 結果 が 碘 分 される。 機 分 結果 3 0 8 は PAL アイデント 信号の安定性を 得るための 時定 数 回路 (棟 分 回路 に 等 し

3 2 4 の出力 3 2 5 はラッチ 3 2 7 に 導かれる。ラッチ 3 2 7 の出力 3 2 8 は 1 2 ピットから成り、破弃器 3 2 2 の一方の入力となる。 この出力 3 2 8 の MSB 側から 8 ピット分の出力 3 3 0 が 假意 演算 回路 3 0 2 に 導かれる。

今、NTSC で $\theta=3$ 3°とするQ帕(Q 側)が 検出でき、また PAL で $\theta=\pm4$ 5°とすると PID 信号に制御されU軸が使出できる。

第 1 5 凶中、 AND ゲート 3 3 8 が Q 他検出用

い)310に導かれる。この時定数回路310
の出力311とPID 信号25及びタイミング信号であるLi2が信号169により、PAL アイデント制定ゲート回路312でPAL アイデントが
所定の関係を満しているか否かが刊定され、所
定の関係にない場合は、リセット信号313が
出力される。PAL アイデント発生回路307位、
fups 信号18を入力とする1段のカウンタで、
そのカウント出力としてPID 信号を得る。リセット信号313はこのカウンタのリセット端子
に入力されている。前記基準リンプリング位相
は、PAL にかいてはU 軸即も、PID 信号25に
従ってパースト位相に対して±450の位相と
なる。

ゲートであり、 AND ゲート 339,340 が U 輪 検山用ゲートである。各ゲート 338~340 の 出力はORケート311に導かれる。ORケー ト341の出力315は基準ペルス発生回路 316に丹かれる。シフトレジスタ351は盐 準棚検出用であり、そのQ:出力355がカウ ンタ356をリセットする。カウンタ3560 Q62 出力 35ァはシフトレジスタ358 に入力 され、øs クロックで同期化されてシフトレジ スタ358のQ:出力より φ c 信号 2 6 として 付られる。との øc 信号 2 6 の立ち上りタイミ ングが Q_ 軸を示すことになる。 第16 図に L, d 据号 1 6 2 , LeR 信号 1 6 5 , SR 9 R 信号 167, シフトレジスタ354の入力315およびその Q 1 川カ355, Q61, カウンタ356のQ62 出力351、夕。および第11図のフリップフロ ップRS51のQ出力の各放形を示した。

色相コントロールは 2 ピットステップとした。 コントロールデータ 1 9 はデータテコーダ 333 でデコードされ、エンコーダ ROM 3 3 5 でエン コードされる。NTSC の場合、コントロールデータ 4 9 が "00" の時 θ の値を 3 3° (中心値) に、 "01" の時 θ = 2 7° に、 "10" の時 θ = 3 7° に、 "11" の時 θ = 4 1° に 選ぶこと に すると、 $\tan 3$ 3° は $\tan 3$ 3° は $\tan 3$ 3° は $\tan 3$ 3° に $\cot 3$ に $\cot 3$ 3° に $\cot 3$ 3° に $\cot 3$ 3° に $\cot 3$ に

PAL の場合は PID 僧号 2 5 によりエンコード値が制御される。 PAL の時、コントロールデータ "00"は 0 = ± 4 5°となり、エンコード出力は sgn を含む 7 ピットで近似し PID="1"の時、"0111111"をエンコード出力として得、PID="0"(以下単に PID という)の時、"1000000"を得る。コントロールデータ"01"の時 0 = PID で "01100000"を PID で "0111111"を、 PID で "11100000"を 得る。コントロールデータ "10"の時 PID で "0111111"を PID で "11100000"を 得る。

れる。

これら加乗器 3 4 4 , ラッチ 3 5 1 , AND ゲート 3 4 7 , 3 4 8 で観差積分回路 3 0 4 を構成している。ラッチ 3 5 1 は 1 3 ビット構成であり、MSB 側から 9 ビットの出力 2 4 が第 1 図のPLL 用 DAC 1 6 に導かれる。

上述したようにゲート 3 4 8 はオーバーフロー検出ゲートで、出力 3 4 9 が "1"の時ラッチ 3 5 1 をプリセットし、その出力をオール "1"とする。ゲート 3 4 7 はアンダーフロー検出ゲートで、出力 3 5 0 が "1"の時ラッチ 3 5 1 をリセットし、その出力をオール "0"とする。
なお、加資器 3 4 4 の出力 3 5 3 はオーバーフローの出力を示している。

第 1 5 図中において、 DVCS 信号 2 8 6 は加 算器 3 6 1 に導かれており、加算器 3 6 1 の出 力 3 6 2 はラッチ 3 6 3 に導かれる。 AND ゲー ト 3 5 9 は PAL 時の U 軸検波位相信号 3 6 0 を 出力し、ラッチ 3 6 3 にクロックとして与える。 これらのゲート 3 5 9 , 加算器 3 6 1 , ラッチ このように、色相コントロールに関しては、 NTSC 信号及び PID 信号 2 5 に従って所足のエンコード出力(エンコーダ 3 3 5 の出力) 3 3 6 が得られる。エンコーダ 3 3 5 の出力 3 3 6 は tan θ の値を示し、誤差演算回路 3 0 2 に導かれる。

展意演算回路 3 0 2 はラッチ 3 2 4 の出力 3 3 6 とを乗算する乗簿器 3 3 2 と、 この乗算器 3 3 2 との出力 3 3 0 とを乗算する乗簿器 3 3 2 と、 この乗算器 3 3 2 の出力 3 3 0 とを加算する加算器 3 3 1 とより成る。タイミング信号 (かmá) 1 6 8 は乗算器 3 3 2 の乗算タイミング を与える。加算器 3 3 4 4 に入力される。加算器 3 4 4 の出力 3 4 5 1 の出力 3 5 2 である。加算器 3 4 4 の出力 3 4 6 はラッチ 3 5 1 に対かれている。 Lizó 信号はラッチ 3 5 1 のラッチ 9 イミングを与えると共に AND ゲート 3 4 8 , 3 4 7 に 海かれ、 オーバーフロー、アンダーフローの検出 9 イミングに使用さ

363でパースト検波 積分回路 308 を構成する。 この 積分回路 308 の sgn 出力 365 は時足数 回路 310 に 導かれ、 さらに 積分される。

時定教回路 3 1 0 は加減器 3 6 6 とこの加減器 3 6 6 の sgn 出力 3 6 8 およびこれ以外の 5 ピットの出力 3 6 7 をラッチするラッチ 371.3 7 2 を主体として構成されている。

だお、AND ゲート 3 7 3 , NOR ゲート 3 7 4 は各々オーバーフロー , アンダーフロー検出用であり、検出タイミング信号は ømø 信号 1 6 8 である。ラッチ 3 7 1 の出力 3 7 7 は PAL アイデント制定ゲート回路 3 7 9 に好かれる。今、PAL アイデント発生用のカウンタ 3 8 0 の Q 71 出力 3 7 7 が "1" であると、 L11 Ø 信号 1 6 9 の タイミンでカウンタ 3 8 0 がりセット 信号 3 1 3 によりりセットされ、 U 触検波と PAL アイデントを所定の条件に引きるどす。そしてカウンタ 3 8 0 の Q 71 出力に PID 信号 2 5 が得られる。

(水平カウントがウン回路)

第1図における水平カウントダウン回路 3 2 の詳細なブロック図を第17図に示す。水平カ ウントダウン回路32は1つの大きなブロック 461,462,463,464から構成される。連 続性および周期性が検出された第6図の周期メ モリ回路 1 4 4 の 出力 L4 out 信号 1 4 9 及びタ イミング借号 1 4 7 、判定 回路 1 5 1 の DCK 出・ カ152から到来する水平回期信号の周期を記 旅するのが第2の水平周期メモリ回路 4 6 1 で ある。また、とうして配憶された水平周期デー タイ2イを入力として、到来する水平周边数 Jnと ox の関係を検出し、水平原準モードを示 す HMOD 信号 4 0 0を判定するのが水平標準モ は第 1 図に示したように Y - C 分離回路 3 8 に **導かれており、HMOD="1"の時、周知のよう にY-C分離回路38はライン相関を利用して** Y.C阿倌号の分離を行う(これはコムフィル タとして周知である)。

一方、第6回のラッチパルス発生回路146か らの SRaQiout 信号 1 4 7 は水平周期メモリタ イミング発生回路 4 0 8 に導かれ、との回路 408で各値のタイミング借号 409,410, イ」」が発生される。とれらのタイミング信号 409,410,411は第6図の判定回路151 よりの DCK 信号 1 5 2 により制御される。波算 器 4 0 1 の出力 4 0 2 は差分検出ゲート回路・ 405に入力され、その差分値が検出される。 とのゲート回路 405は差分値の大きさにより、 時定数切換回路 4 0 3 及び 制御信号発生ゲート 回路 4 1 7 に制御信号 403-1,407 を供給し、 また差分値が等の場合は加算器 4 1 2 にウォー プリング借号 4 0 6 を与える。時定級切換回路 403は上記の差分値に従って系の時定数を削 御するよう動作する 時定数切換回路 4 0 3 の 出力 4 0 4 は、加算器 4 1 2 に導かれる。加算 器 4 1 2 の他の入力は MSB 側の 1 1 ビットから 成る16ピットであり、水平周期値メモリ回路。 .421の出力 424と、水平周期補正メモリ回

一方、HMOD="0"の場合はY,C分離をライン相関を用いて行うと、場合によっては分離が非常に融くなる(1 H 超延線上のサンプル点がお互いに随而上ではなれている場合)ため、Y,C分離は周知の水平方向のサンプル点同士を使った BPF により行う。このように HMOD 借号 4 0 0 はY-C分離回路 3 8 の動作を切換える動きをする。

水平開州メモリ回路 4 6 1 の出力 4 2 4 位水 平同期再生回路 4 6 2 に導かれ、この再生回路 4 6 2 によって水平ドライブ 個号(「ND out) 3 4 を 待る。 「HFB 個号 1 8 と 到来する HB 個号 1 3 9 の 位相を比較し、所足の 位相関係にない 場合、水平同期再生回路 4 6 2 に 信号 4 5 8 を 出力して、 位相を引込むための 回路が水平 位相 検出回路 4 6 3 である。

以下、第17回の各プロック 161, 162, 163, 164 をさらに詳しく説明する。

(a) 水平周期メモリ回路 4 6 1

· L, out 信号 1 4 9 は放卸器 4 0 1 に導かれる。

昭・22の16ピットのうちLSB側5ピットの出力 423とからなる信号 425 である。加算器 412の出力 16ピットのうち MSB 開 11ピットは、切換回路 415 に導かれる。切換回路 415 の他の人力には震弾水平周期発生回路 426 の出力 427 が遅かれている。水平周期値が所定の条件を満す値でない場合(例えば Power ON 時)、水平周期が異常であることを異常値検出ゲート回路 431 で検出し、水平周期 億プリセット回路 431 で検出し、水平周期

 第18図に水平周期メモリ回路 161の具体 的回路構成を示す。第18図において、水平周 期メモリタイミング発生回路 108は6段構成 のシフトレジスタ 181, AND ゲート 185, RSフリップフロップ 191から構成されている。第23図には各タイミング信号のタイムチャートを示した。

第23図より 単解できるように、ゲート 185 は DCK 信号 152が"1"の時、自己リセット 信号 187を出し、シフトレジスタ 184の Q 印以降の出力は出ないことになる。即ち、差 検出が 05で土"3"以上の値であると周期メ モリは何の動作も行わず、前の状態を保つこと を示している。

成好器 4 0 1 の出力は 8 ピットが有効ビット ほとなっており、その 8 ピット信号 4 7 4 はデータセレクタ 4 7 5 の B 人力となる。一方、 8 ピットの信号 4 7 4 の 5 5、 LSB 側 3 ピットの 信号 4 7 3 はデータセレクタ 4 7 5 の A 入力と なる。さらに、信号 4 7 4 の MSB 側 6 ピットの

即ち、意分(信号 4 7 4)が大きいと後述する系の収取を早めるべく時定数を小さくし、差分が小さい場合は系の安定度を確保するために時定数を大きくしている。従って水平周期メモリ回路 4 6 1 の収取は早く、しかも一定の値まて収取すると時定数を大きくするため、水平周期メモリ値が高性能に得られる。

データセレクタイフ5の出力 4 0 4 は加算器 4 1 2 に 終かれる。加算器 4 1 2 の他の入力は 水平周期値メモリ回路 4 1 2 の 1 1 ピット出力 4 2 4 と、 5 ピットよりなる水平周期補正メモリ 同路 4 2 2 の出力 5 1 4 、 5 1 6 とより構成される 1 6 ピット信号 4 2 5 である。両入力 404、4 2 5 は LSB をそろえて加算される。

加算器 4 1 2 のウォーブリング入力 4 0 6 (加算器 LSB に " 1 " を加算する) は、差分後 山ゲート回路 4 0 5 が等を検出した時 AND ゲート 4 8 3 の出力として得られるものである。 1 6 ピットからなる加算器 4 1 2 の出力 4 7 6 の 5 5 MSB 側 1 1 ピット 5 0 8 は、データセレ 信号 4 7 2 , LSB 何 2 ピットの信号 4 7 1 は差 分検出ゲート回站 4 0 5 に外かれ、両者の意分 つまり滅政器 4 0 1 の出力の大きさが検出され る。 選分検出ゲート回路 4 0 5 において、 6 入 力 AND ゲート 4 7 9 , 6 入力 NOR ゲート 4 8 0 の各出力は、 0 R ゲート 4 8 2 に 導かれる。 O R ゲート 4 8 2 の出力 4 7 8 は 差分 が 土 " 3 " 以内の場合、 " 1 "となり、 土 " 3 "以上の値 となると " 0 "となる。

データセレクタ475の出力404は11ビット構成となっている。例をは被算器401の出力が+"2"の時、A入力473には"010"が入力されており、ORゲート482の出力478は"1"となる。この時データセレクタ475の出力404には"00000100"が入力されており、ORゲート482の出力が+"8"の時、B入力474には"00000100"が入力されており、ORゲート482の出力478は"0"となる。この時データセレクタ475の出力404は"00000100000"となる。

クタ 5 0 9 の B 人 力 に 遵かれる。 これ に 引続 く3 ピット 5 0 7 は 水平 周 期 袖 正 メモリ 回路 422 内 の ラッチ 5 1 3 に 導かれ、 また LSB 側 2 ピット は ラッチ 5 1 5 に 導かれている。 データセレクタ 5 0 9 の A 人 力 4 2 7 に は 標 準 水平 周 期 の値が 山 力 されている。 即 5、 NTSC で "1054"の 値 "10000111110"、 PAL で "1199" の 値

"100101011111" である。アータセレクタ509 の出力 5 1 0 はラッチ 5 1 2 に 4 かれる。

第 1 8 図において水平周期値の異常を検出する異常値検出ケート回路 4 3 1 は予め定められた範囲内に周期値があるか否かを判定するゲート回路で、NTSC では、周期値が"1024"~"1088"内にあるか否かを 6 入力 AND ゲート 517で使出する。 PAL においては"1160"~"1224"内にあるか否かを AND ゲート 5 1 9 - 1 で検出する。周期値 4 2 4 が所定の値にないと NOR ゲート 5 2 1 の出力 5 2 2 は "1"となり、 0 R ゲート 5 0 3 に尋かれる。 0 R ゲート 5 0 1 の他方の入力は HSD 信号 2 8 0 である。

信号 4 7 7 とフリップフロップ 4 9 1 の Q 出力 4 9 2 は AND ゲート 4 9 4 , O R ゲート 495 を辿してラッチ 5 1 5 をリセットする。第 2 4 図に水平周期値プリセット回路のタイムチャートを示す。

(b) 水平標準モード検出回路 4 6 4

第19図に水平標準モード検出回路 4 G 4 の 詳細な回路図を示す。 第19図において、水平

するためのものである。使出信号550はタイ ミング信号である SR12Qs 信号 493とともに AND ケート 5 5 1 に入力され、カウンタ 5 5 5 をリセットすると共にASフリップフロップ 558をセットする。また信号550の反転信 号は、借均193とともに AND ケート 5 5 2 に 入力され、カウンタ555の入力倡号となる。 RSフリップフロップ 5 5 8 のリセットはカウ ンタ 5 5 5 の各入,出力の論理棋をとる NAND ゲート 5 5 6 の出力 5 5 7 により行われる。図 示したように積分回路 4 3 0 は、HMOD = "0" となる人力に対しては水平同期人力連続8個の **锁分が成立する必要があり、との積分により** HMOD 信号 4 0 0 の安定度を同上している。この ため結果的にはY-C分離の安定性が確保され る。

(c) 水平间期再生回路 4 6 2

第17図において、水平同期再生回路 462 は基本的には、水平周期値 Li6 出力 42 4 に従って、水平同期 信号を再生する水平同期カウン 領単モード使出ケート回路 4 2 8 は、水平周期 値メモリ回路 4 2 1 の出力 4 2 4 の値を検出し、 領準モードと判断すると出力 5 5 0 に " 1 * を 出力する。

第20以にNTSC、PAL各々に対する機準モードを定義した図を示す。今、N= $\frac{4f_{SC}}{f_{II}}$ の他を考えると、解20図の560に示すよりにNの機が"904"~"916"となる人力に対してHMOD="1"(機 弾モード入力を派す)よし、そ

HMOD="1"(概率モード入力を示す) とし、それ以外を IMOD="0"とする。 5 6 0 は水平周期 値メモリ回路 4 2 1 の出力を称 1 8 図のラッチ 5 1 2 の出力 紙で示したものである。すなわち、ラッチ 5 1 2 の出力で見ると "1048" ~ "1060" が HMUD="1" の範囲となる。 5 6 2 , 5 6 3 は同様に PAL について示した。 PAL の場合、ラッチ 5 1 2 の出力で見ると "1192" ~ "1208" となる人力に対して IMOD="1" となる。

第19回においてゲート540,541,542 がNTSCのHMODを検出するためのものであり、 ゲート544,545,547はPALのHMODを検出

タ回路 4 4 5 を動作させ、所定の ∫HD out 信号 3 4を讲るものである。

第21図に水平同期再生回路 462の具体的 国路構成を示す。水平カウンタブリセット値演 算回路 4 3 5 化は第 1 8 図のラッチ 5 1 2 の出 カイ24と、水平カウンタ制御はエンコーダ回 路 4 5 9 の山力 4 6 0 が導かれ、加算器 570-1 で加引される。エンコーダ回路495の山力 460は水平カウンタのカウント数を制御して 水平位相を引き込むためのデータであり、He 何号 1 3 9 と SHPB 何号 1 8 の位相が一致してい るとオール"0"となる。11ピットからなる 加算器 570-1 山力はラッチ 570-2 化冰かれ、 -ø 6 個号に位相川別させられる。ラッチ 570-2 の出力136は11ピットの比較器571から なる―敦倹出回路437に海かれる。比較器 571の他の人力は、水平カウンタ572の出 カ11ピットである。比較器 5 7 1 の一致出力 4 3 8 はカウンタ 5 7 2 のプリセット端子 P T に与えられると同時に、水平ドライブパルス発

生回路 4 3 9 内のシフトレジスタ 5 7 6 にぼかれる。シフトレジスタ 5 7 6 の Q1 出力 5 7 7 は R S フリップフロップ 5 7 8 をセットする。. シフトレジスタ 5 7 6 の Q1 出力 4 4 1 はカウンタ 5 7 2 にプリセットがかかったという情報を示す信号で、水平位相検出回路 4 6 3 にみかれる。

水平カウンタ 5 7 2 は ∫ RD out 信号 3 4 用のカウンタで、 6 8 をクロック入力とする 1 1 段のカウンタにより構成されている。 このカウンタ 5 7 2 のプリセットデータは NTSC の場合、カウント値にして"145"となり、 PAL で"65"であり、これらはプリセットデータ発生回路57 4 より与えられる。このプリセット値は、第7図の水平周期検出カウンタ 2 1 3 のプリセット値は、1 2 の水平周期検出カウンタ 2 1 3 のプリセット値は AND ゲート 5 7 3 を通してTHC 信号 4 4 7 として取出される。

水平ドライブパルス発生回路(39内のRSフリップフロップ 578のリセット信号はゲー

5 ビット入力 3 2 出力のデコーダで構成される。デコーダ 5 9 0 は 5 ビット入力が "00000" の時、第 1 のデコード出力 5 8 7 が " 1 " となる。また、"00001" の時、第 2 のデコード出力 5 8 8 が " 1 "。 "11111" の時 最終デコード出力 5 8 9 が " 1 " となる。デコーダ 5 9 0 の出力 5 8 1 , 5 8 8 8 , … 5 8 9 は 選択ゲート 回路 4 4 4 における AND ゲート 5 8 3 , 5 8 4 … 5 8 5 の一方の入力となる。

Jup 信号 4 4 0 は 6 2 個のインパータ例から
なるタップ体の水平ドライブパルス遅延 関路
4 4 2 に入力されると同時に、ゲート 5 8 3 に
導かれる。遅延 回路 4 4 2 の 6 2 個のインパー
タ列の総延延 はは 68 の 1 周 例が 製ましく、今
68 として NTSC の場合を仮定すると総 遅延 置が
7 0 nscc となり、インパータ 1 段当りの遅延
単は約 1 nssc 程度に なる。 遅延 回路 4 4 2 か
らは 2 つのインパータ毎に 5 8 2 , 5 8 6 のよう
に出力 線が 出され、各出力が 選択ゲート 回路
4 4 4 における AND ゲート 5 8 3 , 5 8 4 … 5 8 5

ト 5 7 9 , 5 8 0 , 5 8 1 に より得られる。 フリップ フロップ 5 7 8 の 山力に f H D 信号 4 4 0 が得ら れる。 f H D 信号 4 4 0 は ø s クロック単位で 制御 されたドライブパルスである。

第 2 5 図に比較器 5 7 1 の出力 4 4 5 , シフトレジスタ 5 7 6 の Q ; 出力 4 4 1 , fno 信号 4 4 0 , 及び NTSC , PAL におけるカウンタ 5 7 2 のカウント値を示した。

第26図には一般的な「HD 信号 440、「FHF B 信号 18、THC 信号 447、かよび NTSC、PAL にかけるカウンタ 572のカウント値の観要と位相関係を示した。同図より THC 信号 447の立ち上りタイミングである832カウントは、「HF B 信号 18の1周期のほぼ中間に位置していることが即解できる。

第18図の水平周期補正メモリ回路 422の 5ピット出力 (MSB 側 3ピット 514, LSB 側 2ピット 516) はデコーダ回路 448 に終かれる。

第21図においてデコーメ回路448,590は

の一方の入力に与えられる。 AND ゲート 5 8 3 , 5 8 4 , … 5 8 5 の計 3 2 ピットの出力は O R ゲート 5 8 6 に終かれ、 O R ゲート 6 8 6 の出力に fabout 信号 3 4 が得られる。

このように、水平周期補正メモリ回路 4 2 2 の出力に従って fun 信号 4 4 0 を選延させた出力を選択し、 fun out 信号 3 4 を得ている。 この結果、 fun out 信号 3 4 は øs クロック単位よりさらに高補度を分解能が得られることになる。

第29図は、この効果をTV前面上の具体的なパターンに対応させて説明するための図である。第29図(a) は本米面面上に吹されるべき従綴を示す。同図(b) は上記水平周期相正を行わないで が 単位に frv out 情号 1 (が出力される場合の経験の表示例を示したものである。

の8 ≒ N・f II (即 5 の8 と f H の 関係が整数倍の関係 にない場合、例えば PAL の 順準 信号がそうである) の時、本来表示されるべき 縦線 (図中仮線) 29-4 は 実線で示したように表示され、 29-1, 29-2,29-3の点で示したように が 周期の 幅の ギャを生じる。 が 周期は PAL で約 56 naec であるため、 との ギャは 内限で 感知 されてしまう。 との ギャを 画面上で 内限の 換知 眼以下にしなければ 高品位テレビ ジョン 受像 機としては十分でない。

本実施例では、このギャを十分検知限以下にもって行くため、上述したように第18回における水平周期補正メモリ回路442の出力 514, 516により第21回における frp 倡号440の遅延量を制御することにより、水平同期再生の分解能を øs 単位以下にまで向上させている。この結果、第29回(c) に示すようにギャ成分は同図(b) に示すものより理論的には 1/32 に減少し、実用上全く問題とは ならなく なる。(d) 水平位相検出回路 469

新 1 7 図において、水平位相検出回路 4 6 3 は、 到来する水平同期信号(実際の信号としては Ha 信号 1 3 9)と、 fara 信号 1 8 の位相関係を検出し、検出された位相情報に従って水平

比較ペルス発生回路イケイは到来するIIs信号 139 に対する SHPB 信号 18 の各種 タイミン グ信号(比較パルス)を発生する。比較パルス は TP1. TP2 … TP6 の 6 種類あり、 図示した 15 16 5 - 1 606,607,608,609,610, 6 1 1 5 L U R S 7 9 , 7 7 0 , 7 6 18, 619, 620,621,622より作られる。ゲート611 の出力 6 1 2 がTP 1 であり、フリップフロッ プ619の出力624がTP2、フリップフロ ップ 6 1 8 の出力 6 2 3 が T P 3、フリップフ ロップ620の出力626がTP4、フリップ フロップ 6 2 2 の出力 6 2 8 がTP 5 、フリッ プフロップ621の出力621がTP6である。 第27凶に位相が引込まれた状態の furs 信号 18、カウンタプリセットタイミング604 (CTR9 PT) 、 Ha 信号 1 3 9 、 TP 1 , TP 2 , TP3,TP5.TP6の各タイムチャートをカウ ンタ 6 1 1 のカウント値とともに示した。那27 図中カウンタ (CTR 9) 6 4 1 のカウンタ値 *104*~*108*は frrs 信号 1 8 の ペルス *1* の

可期再生回路 4 6 2 を制御し、結果的に H。借号 1 3 9 と f H p s 信号 1 8 とを所定の位相関係にするべく位相引込みを行うための回路である。 この場合、位相の引込みは連続的に、しかも引 込み時間は早く行うよう機成されている。

親22図に水平位相検出回路 4 6 3 の具体的回路構成を示す。第22図において f n p n 信号 1 8 は f x p s 検出回路 4 5 0 のシフトレジスタ 6 0 0 に みかれ、NAND ゲート 6 0 1 でその立ち上りが検出される。 f x p n 信号 1 8 の立ち上りが検出される。 f x p n 信号 1 8 の立ち上りが検出されると、その検出信号 4 5 1 により f x p n タイミング 発生カウンタ回路 4 6 3 内のR S フリップフロップ 6 0 3 をセットする。 フリップフロップ 6 0 3 をセットする。 フリップフロップ 6 0 3 で U 力 6 0 4 は 8 設備 はのカウンタ 6 4 1 の アリセット 値は NTSC の場合 20 カウント、PAL の場合 0 カウントとなっており、以下の比較 パルスを NTSC. PAL 共用としている。カウンタ 6 4 1 の 出力 6 0 5 は比較 パルス発生回路 4 5 4 に 球かれる。

明間のほぼ中間の値を収ったものであり、との 位置にHs 簡号139が引込まれることになる。

比較パルスTP1,TP2は図示したように引込み位前の両側に位置するパルスで、水平位相が少しずれているととを検知するパルスである。TP3,TP4はfire 信号パルス "1"の中にある図示したような比較パルスで、引込み位置から約クロック ø 8 で 6 0 個保健ずれていることを検知するパルスである。TP5,TP6は例えばTVのチャンネル切換等により fire 8 信号18とHa 信号139の位相が大きくはずれていることを検知するパルスであり、互いにTnc 信号(第22図447)のタイミングで切換えられる。

期22以において、比較パルスTP1612、TP2624、TP2425、TP3623、TP4626、TP5622、TP6627は位相比較回路457に迷かれ、118倍号139との位相比較、検出が行われる。TP3623、TP4626、TP5622、TP6627は4ビットから成るラッチ629に添かれ

る。ラッチ 6 2 9 のクロックには Hs 旧号 1 3 9 がぬかれている。

ラッチ 629の出力には、例えばTP3が "」"の時 Ha 信号 1 3 9 が入力される (TP 3内 に Hs が存在する状態)と PI-8 個号 5 9 4 が "」"となる。このように比較パルスTP3。 TP4, TP5, TP6内化H8個号139が到来す ると比較ペルス入力に従ったラッチ 629の出 力が"1"となる。各比較ペルスに対応するラッ チ 6 2 9 の出力を PI-8 信号 5 9 4 , PI+8 信号 5 9 3 , PI+3 2 信号 5 9 1 , PI-3 2 信 号 5 9 2 とする。とれらの借号のサフィックス - 8 . + 8 . + 3 2 , - 3 2 は対応するラッチ 出力が"1"の時の、第21図の水平同期カウ ンタ572のカウント値の制御値を示している。 例えば PI+32 信号 5 9 1 は水平同期カウンタ 5 7 2 のプリセットタインプを 3 2 カウント分 遅らすととにより位相引込みを行うための信号 となる。第22凶において、ラッチ629のり セット端子には第21のフリップフロップ 576

信号 5 9 4 、 PI + 8 信号 5 9 3 、 PI - 3 2 信号 5 9 2 、 PI + 3 2 信号 5 9 1 は 水平 カウンタ 制御社 エンコーグ 回路 4 5 9 に 導かれる。 この エンコーグ 回路 4 5 9 は 閉示の 如く 例えば PI + 3 2 信号 5 9 1 が "1"の時、 + 3 2 の 値を示す "0100000"を出力し、 PI - 3 2 信号 5 9 2 が "1"の時、 出力 4 6 0 に - 3 2 の 値を示す "1100000"を出力 する。 そして エンコーグ 4 5 9 の 出力 46 0 は、 水平 カウンタ プリセット 値 減算 回路 4 3 5 内の 加賀 器 5 7 0 に 導かれる。 (垂直 カウントグウン 回路)

第1図における軽値カウントダウン回路 3 6 は第28図に示したように、垂値再生回路 36-1 とHa 储号 1 3 9 が検出されているか否かを刊 定する同期確立判定回路 3 6-2 とより解成される。垂直再生回路 3 6-1 については、公知文 献:特別昭 5 5-1 5 9 6 7 3 号公報「垂直同期回 路」において基本的な回路例が辞測に述べられているので参照されたい。本発明の実施例における垂直再生回路 3 6-1 は上記公知文献の一部

からのSRI3Q」信号441が入力されており、 水平同期カウンタ512にプリセットがかかる 毎にラッチ629はクリアされる。所録の位相 **亿近い比較ペルスTP1 612,TP2 624 は引** 込みの安定度を確保するため、TP3,TP4, TP5, TP6の場合とは別に収扱われる。TP1 ペルス612は Hs 信号139とともに AND ゲー ト630亿人力され、ゲート630の出力は2 段構成のカウンク632に添かれる。カウンタ 6 3 2 のリセット端子R* にはTP1・118 の論型 出力が導かれている。ゲート633を通してフ リップフロップ 6 3 4 をセットし、SR13Q, 信 号610でリセットすると、PI-2借号596 が得られる。即ち、IIa信号139がTP1信 号612の中に連続して4回存在すると、制即 信号 PI-2 が得られる。 T P 2 信号 6 2 4 につ いても全く问様に、フリップフロップ639の 出力からPI+2借号595が得られる。

第21 図において位相比較回路 457 の出力 PI-2 信号 596、 PI+2 信号 595、 PI-8

を変更すればよい。との変更彫分につき述べる と、第28回におけるカウンタ651,13,653 は上記公知文献の弱4図中の10 12 に相当す る行々と段構成のカウンタである。本実施例に おいては Q 8 6 借号 6 5 0 をカウンタ 6 5 1 の 入力クロックとし、カウンタ651のQ2 出力 652をカウンタ653の入力とし、カウンタ 653から2·fnの信号を得る。また、カウンタ 6 5 1 のリセット人力は SR13Q1 信号 4 4 1 とな り、カウンタ653のリセット人力はSR13Q; 僧号+ Reset 1 (上記公知文献の第4 図絵照) となる。また、上配公知文献にかけるCSの代 りにCSV信号I26を使用すればよい。第28 図のfvp out 信号 3.7が垂直ドライブ信号であ る。 fvp out 信号 3 7 は、カウンタ 6 6 0 化母 かれる。カウンタの60のリセット入力は118 借号139となっている。BSフリップフロッ プ 6 6 3 は同期 確立の判定状態を記憶するもの で、Hs 信号 6 6 2 でセットされ、NAND ゲート 6 G I の出力でリセットされる。即ち、 fvoout

特閒昭59-23971(19)

偶号 1 周期の 5 ちに Hs 信号 1 3 9 が 1 個以上出力されると、同期が確立していると判定され、フリップ 7 ロップ 6 6 3 の Q 出力が " 1 " となる。この Q 出力はシフトレシスタ 6 6 5 で 間がない。この Q 出力はシフトレシスタ 6 6 5 の出力から HSD 信号 2 8 6 が得られる。即ち、同期が確立していると HSD = " 1" となる。実際には、フリップ 7 フロップ 6 6 3 の Q 出力は 図示したように RS 18Q + fv D out・Q141 のように 0 R を取られ、 信号 6 6 4 としてシフトレシスタ 6 6 5 に がかれる。信号 6 6 4 は HsD の 2 鑑賞期間に 1 回の 網合で前記 クランプ 回路 1 9 を初期状態とするための信号となる。

4. 図面の簡単な説明


図は本発明の一実施例を説明するためのもので、那1図はデジタルTV受像機の要部のプロック図、第2図は同実施例中に示す回路の表記方法を説明するための図、第3図および第4図は同実施例の動作を説明するためのADCのダイナミックレンジおよびピデオ借号波形図、第5

26 図は第21 図の動作を示すタイムチャート、第27 図は第22図の動作を示すタイムチャート、第28 図は垂直カウントダウン回路の回路図、第29 図は第21 図の動作を説明するための図である。


1 1(DVS) … デシタルビデオ信号、 1 8(files) … 水平フライバック信号、 2 7 … 同期検出・タイミング発生回路、 3 2 … 水平カウントダウン回路、 3 4(file) … 水平 同期検出信号、 1 4 4 … 第 1 の水平 周期メモリ回路、 151 … 判定回路、 152(DCK) … 制定信号、 461 … 第 2 の水平 周期ノモリ回路、 462 … 水平位相検出回路、 462 … 水平前期再生回路。

出颇人代理人 弁理士 鈴 江 武 彦


図は PLL 回路の原理を説明するためのパースト 政形図、報6図は同期検出・タイミング発生回 路のプロック凶、第7回は同期分離国路および 水平间期幅検出回路の具体的回路図、第8図~ 第10図は射7図の動作をボすタイムチャート、 第11図はパーストフラック・PLL・クランプ 用タイミング発生回路の具体的回路図、第12 図は詳11図の動作を示すタイムチャート、第 13回はデジタルクランプ回路の具体的回路図 第14図はPLL制御回路のプロック図、第15 図は PLL 制御回路の具体的回路図、第16図は 第15図の助作を示すタイムチャート、弱17 凶は水平カウントダウン回路のプロック図、真 18回は水平周期メモリ回路の具体的回路図、 第19回は水平領準モード使用回路の具体的回 路凶、第20回は第19回の動作を説明するた めの図、銅21図は水平间期再生回路の具体的 回路図、第22図は水平位相検出回路の具体的 回路図、第23図かよび第24図は第18図の 動作を示すタイムチャート、第25図および第









第 3 図




第4 図




第 5 図



第 6 図




-597-




M


無

第 8 図







第 11 図




第 12 図




第 13 図







第 15 図




第 16 図





第 17 図






第 19 図








茲


7

無


第 22 図









第 24 図




第 25 図




· 第 26 図




第 27 図



第 28 図



第 29 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)